Mem controller freqs что это

Mem controller freqs что это

Настройка BIOS Setup Шина FSB System/SDRAM Frequency Ratio

Опция System/SDRAM Frequency Ratio отображает информацию о соотношении или значениях частот системной шины процессора и частоты шины памяти.

Auto (или By SPD) – определение частоты шины памяти, исходя из информации режимах работы ОЗУ из микросхемы SPD;

Соотношения или значения частот.

Опция также может иметь другие названия:

CPU/Memory Frequency Ratio

CPU:DRAM Frequency Ratio

DRAM Frequency (CPU:DRAM)

Memory Frequency For

System/Memory Frequency Ratio

System/SDRAM Frequency Ratio

System Memory Multiplier

FSB/Memory Ratio

Примечание 1. FSB (Front Side Bus, системная шина) – это шина (набор сигнальных линий), которая используется для обмена информацией между процессором и устройствами системного блока (оперативная память, порты ввода-вывода, видеокарта, жесткий диск и др.) компьютера.

Более подробную информацию о системной шине можно найти здесь.

Примечание 2. Оперативная память (Random Access Memory, RAM, системная память) – это энергозависимая компьютерная память, которая предназначена для временного хранения активных программ и данных, используемых процессором во время выполнения операций.

Более подробно о том, что такое оперативная память, Вы можете узнать здесь.

Примечание 3. Модуль оперативной памяти (оперативное запоминающее устройство, ОЗУ) – это печатная плата с контактами, на которой расположены чипы оперативной памяти, объединенные в единую логическую схему.

Mem controller freqs что это

Настройка BIOS Setup Оперативная память CPU/Memory Frequency Ratio

С помощью опции CPU/Memory Frequency Ratio можно установить соотношение рабочей частоты шины оперативной памяти и тактовой частоты процессора. Опция используется только в случае использования процессором и ОЗУ асинхронного режима работы.

Auto – соотношение рабочей частоты шины оперативной памяти и тактовой частоты процессора будет определяться автоматически;

1:1 – соотношение рабочей частоты шины оперативной памяти и тактовой частоты процессора равно 1:1;

3:4 – соотношение рабочей частоты шины оперативной памяти и тактовой частоты процессора равно 3:4.

Примечание 1. Оперативная память (Random Access Memory, RAM, системная память) – это энергозависимая компьютерная память, которая предназначена для временного хранения активных программ и данных, используемых процессором во время выполнения операций.

Примечание 2. Центральный процессор (ЦП, CPU) – это микросхема, которая является главным элементом аппаратного обеспечения компьютера. Центральный процессор обрабатывает код программ и руководит работой других устройств.

Memory Controller

• 

Блок Memory Controller выносит решение между ведущими устройствами и предоставляет им уникальный доступ к общей памяти. Сконфигурируйте этот блок, чтобы поддержать несколько каналов с различными арбитражными протоколами. Блок Memory Controller также оснащен, чтобы регистрировать и отобразить данные о производительности, позволив вам отладить и изучить эффективность вашей системы во времени симуляции.

Следующее изображение показывает реализацию блока Memory Controller .

Числа в изображении представляют различные этапы задержки блока.

1. Пакетный запрос вводит блок.
2. Запрос может быть задержан арбитражем, пока это не предоставленный доступ к шине. Установите арбитражную политику во Взаимосвязанном арбитраже.
3. Если ваша модель требует дополнительной задержки, прежде чем первая передача запустится, установите то значение в Просьбе сначала передать (в часах).
4. Пакетная задержка выполнения вычисляется пакетным размером, шириной данных, тактовой частотой и Полосой пропускания, снижающей норму (%) значение.
5. Если ваша модель требует задержки от пакетного завершения, пока пакетный ответ не выпущен к каналу, установите то значение в Последней передаче в завершенную транзакцию (в часах).

Контроллер памяти имеет внутреннее состояние, которое отображается при использовании Logic Analyzer, чтобы просмотреть метрики симуляции и выполнения. Значения состояния:

• BurstRequest : Пакетный запрос вводит блок.
• BurstExecuting : Пакет выполняется.
• BurstDone : Пакет сделан, выполнившись.
• BurstComplete : Пакет завершен, и сигнал burstDone отправляется ведущему устройству.

Для получения информации о визуализации задержек контроллера памяти см. Графики Задержки Контроллера памяти.

Ограничения

• Когда Interconnect arbitration установлен в Round Robin , модель не поддерживает продвижение симуляции. Для получения дополнительной информации о продвижении симуляции смотрите Степпер Симуляции.
• Модель, содержащая Memory Channel блоки, не поддерживает продвижение симуляции. Для получения дополнительной информации о продвижении симуляции смотрите Степпер Симуляции.

Порты

Входной параметр

burstReq N — Запросите для доступа к памяти
скаляр

Этот порт получает запросы о доступе к памяти как сообщения. Соедините этот входной порт с одним из пакетных портов сообщения запроса ( wrBurstReq или rdBurstReq ) от блока Memory Channel или Memory Traffic Generator . Для получения дополнительной информации о сообщениях см. сообщения.

Количество burstReq N входные порты заданы параметром Number of masters. burstReq N представляет N входной порт th.

Типы данных: BurstRequest2BusObj

Вывод

burstDone N — Сигнал к ведущему устройству
скаляр

После того, как ведущее устройство является предоставленным доступом к памяти, и пакетная транзакция завершилась, этот порт отправляет сообщение что завершенная транзакция. Доступ к памяти затем дан следующему ведущему устройству согласно арбитражной схеме. Для получения дополнительной информации о сообщениях см. сообщения.

Количество burstDone N выходные порты заданы параметром Number of masters. burstDone N представляет N входной порт th

Типы данных: BurstRequest2BusObj

Параметры

Hardware board — Просмотрите или измените текущие аппаратные настройки
имя текущей аппаратной платы

Это свойство доступно только для чтения.

Этот параметр показывает ссылку на выбранную аппаратную плату. Щелкните по ссылке, чтобы открыть параметры конфигурации, и настроить настройки или выбрать различную плату.

Чтобы узнать больше о параметрах конфигурации для контроллера памяти, см. проект FPGA (контроллеры мадам).

Основной

Number of masters — Количество ведущих устройств соединяется с этим контроллером
2 (значение по умолчанию) | положительное целое число

Установите этот параметр, чтобы сгенерировать интерфейс соответственно и задать, сколько ведущих устройств соединяется с памятью.

Усовершенствованный

Interconnect arbitration — Арбитражная политика
Round robin (значение по умолчанию) | Fixed port priority

Установите арбитражную политику для взаимосвязанного памятью блока. Когда несколько ведущих устройств запрашивают для доступа к памяти, политика определяется значением этого параметра.

• Round robin устанавливает справедливый арбитраж на основе прошлого времени обслуживания.
• Fixed port priority устанавливает фиксированный приоритет burstReq1, burstReq2, burstReq3, и так далее, где burstReq1 получает самый высокий приоритет.

Use hardware board settings — Используйте настройки аппаратной реализации от параметров конфигурации
off (значение по умолчанию) | on

Выберите этот параметр, чтобы использовать те же настройки всей модели, как установлено в параметрах конфигурации. Очистите этот параметр, чтобы настроить настройки для этого контроллера памяти. При использовании индивидуально настраиваемых настроек значения все еще проверяются по специфичным для оборудования ограничениям. Для получения дополнительной информации см. проект FPGA (контроллеры мадам).

Bandwidth — Полоса пропускания для транзакций к внешней памяти
скаляр

Это свойство доступно только для чтения.

Это значение показывает расчетную полосу пропускания между контроллером памяти и внешней памятью. Это вычисляется как Frequency (MHz), умноженный на Data width (bits).

Frequency (MHz) — Тактовая частота контроллера, в МГц
200 (значение по умолчанию) | скаляр

Тактовая частота шины раньше управляла взаимодействиями с внешней памятью. Частота контроллера определяет полную системную полосу пропускания для внешней памяти, которая должна быть общей для все ведущие устройства в модели.

Зависимости

Чтобы включить этот параметр, очистите параметр Use hardware board settings.

Data width (bits) — Битная ширина datapath
64 (значение по умолчанию) | положительное целое число

Установите ширину, в битах, datapath между контроллером памяти и межсоединением памяти.

Зависимости

Чтобы включить этот параметр, очистите параметр Use hardware board settings.

Bandwidth derating (%) — Неэффективность транзакции памяти
0-100

Неэффективность транзакции модели memory задана значением процента снижения нормы. Для каждых 100 часов выполнение транзакции памяти приостановлено для количества часов, равных Bandwidth derating. Чтобы установить этот параметр, измерьте максимальную полосу пропускания на своей плате и отразите снижение нормы полосы пропускания от вашей платы в этом параметре. Смотрите, что пример в Анализирует Полосу пропускания Памяти Используя Генераторы Трафика.

Зависимости

Чтобы включить этот параметр, очистите параметр Use hardware board settings.

Request to first transfer (in clocks) — Количество тактов между запросом и запускается передачи
неотрицательное целое число

Задайте задержку, за такты, между чтением или запросом записи и запуском передачи. Задайте неотрицательные целочисленные значения в обоих полях Write и Read.

Эта задержка является количеством тактов между выполнением запроса к контроллеру памяти и пока это не возвращает ответ. Это отражается в формах волны Logic Analyzer как время, когда состояние контроллера памяти остается как BurstAccepted . Для получения дополнительной информации о просмотре форм волны в симуляции, смотрите Буферный и Пакетные Формы волны.

Чтобы установить это значение, измерьте такты между пакетным запросом и запуститесь передачи на вашей плате. Для инструкций для извлечения этой информации от аппаратного выполнения смотрите Конфигурирование и Запрос Соединительного Монитора AXI.

Зависимости

Чтобы включить этот параметр, очистите параметр Use hardware board settings.

Last transfer to transaction complete (in clocks) — Количество тактов между концом передачи и завершением транзакции
неотрицательное целое число

Задайте задержку тактов между концом передачи памяти и концом транзакции. Задайте неотрицательные целочисленные значения в обоих полях Write и Read.

Чтобы установить это значение, измерьте такты между концом пакета и завершением транзакции на вашей плате. Для инструкций для извлечения этой информации от аппаратного выполнения смотрите Конфигурирование и Запрос Соединительного Монитора AXI.

Зависимости

Чтобы включить этот параметр, очистите параметр Use hardware board settings.

Производительность

Нажмите Launch performance app, чтобы открыть окно показателей производительности. Для получения дополнительной информации см. Графики Эффективности Симуляции.

Расширенные возможности

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Чтобы автоматически сгенерировать HDL-код для вашего проекта и выполниться на устройстве SoC, используют инструмент SoC Builder. Смотрите Генерируют Проект SoC.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Темы

Введенный в R2019a

Документация SoC Blockset

• Примеры
• Функции и другая ссылка
• Информация о релизах
• PDF-документация

Поддержка

• MATLAB Answers
• Помощь в установке
• Отчеты об ошибках
• Требования к продукту
• Загрузка программного обеспечения

© 1994-2021 The MathWorks, Inc.

• Условия использования
• Патенты
• Торговые марки
• Список благодарностей

Для просмотра документации необходимо авторизоваться на сайте
Войти
Памятка переводчика

1. Если смысл перевода понятен, то лучше оставьте как есть и не придирайтесь к словам, синонимам и тому подобному. О вкусах не спорим.

2. Не дополняйте перевод комментариями “от себя”. В исправлении не должно появляться дополнительных смыслов и комментариев, отсутствующих в оригинале. Такие правки не получится интегрировать в алгоритме автоматического перевода.

3. Сохраняйте структуру оригинального текста — например, не разбивайте одно предложение на два.

4. Не имеет смысла однотипное исправление перевода какого-то термина во всех предложениях. Исправляйте только в одном месте. Когда Вашу правку одобрят, это исправление будет алгоритмически распространено и на другие части документации.

5. По иным вопросам, например если надо исправить заблокированное для перевода слово, обратитесь к редакторам через форму технической поддержки.

Оперативная память

Настройка оперативной памяти — один из самых «больных» вопросов при конфигурировании BIOS Setup. Указание заведомо заниженных таймингов, хоть и обеспечивает высокую стабильность работы компьютера, способно отрицательно сказаться на быстродействии. Если же выставить слишком агрессивные значения, может, наоборот, пострадать стабильность работы. Важно найти оптимум, гарантирующий отсутствие сбоев и, при этом, обеспечивающий максимально возможную скорость работы компьютера.

FPM и EDO

В принципе, еще можно встретить компьютеры, в которых установлена оперативная память типа EDO или даже FPM. Конечно, это устаревшие машины с процессорами Pentium первого поколения (а то и еще более ранними моделями), но для некоторых применений их быстродействия вполне хватает.

RDRAM (Rambus)

Оперативная память Rambus так и не получила широкого распространения, хотя в свое время на нее возлагались большие надежды. Количество настроек при ее использовании минимально.

SDRAM, DDR, DDR2, DDR3

На смену FPM и EDO пришла оперативная память типа SDRAM. К несомненным плюсам модулей памяти этого типа (и всех последующих) можно отнести поддержку автоматического конфигурирования. Параметры модуля записываются в специальную микросхему SPD, а BIOS, ориентируясь на эту информацию, автоматически устанавливает необходимые задержки. DDR SDRAM, DDR2 SDRAM и DDR3 SDRAM — самые распространенные на данный момент типы памяти. Фактически, это SDRAM с удвоенной скоростью доступа и, как следствие, практически все параметры работы памяти DDR SDRAM, DDR2 SDRAM и DDR3 SDRAM аналогичны обычной SDRAM.

Контроль четности

Контроль четности — универсальная опция, которая может относиться к любому типу памяти. Модуль памяти с контролем четности (ECC) позволяет гарантировать целостность сохраняемых данных (отсутствие в них ошибок), а если ошибка все же произошла, работа компьютера будет прекращена. Эта возможность особенно актуальна для серверов и мощных рабочих станций.

Чередование доступа

Увеличить быстродействие при обращении к оперативной памяти можно, включив чередование банков и оптимизировав работу многоканального контроллера памяти.

Оптимизации

Помимо задания непосредственно задержек при работе оперативной памяти часто можно настроить и режимы обращения к памяти со стороны других компонентов.

Расширенные профили

Расширенный профиль позволяет модуля памяти считать из микросхемы SDP не только четыре основных тайминга (tCL, tRCD, tRP и tRAS) и рабочую частоту, но и вспомогательные тайминги, оптимальное напряжение питания и т.д.

Перераспределение

Если в вашей системе установлено 4 и более Гбайта оперативной памяти, для максимального ее использования могут потребоваться дополнительные настройки.

Управление сигналами

Занявшись ручным управлением сигналами можно добиться максимальной стабильности системы, что особенно важно, если вы занимаетесь разгоном.

Затенение

Затенение — это перенос в оперативную память содержимого ПЗУ всевозможных «интеллектуальных» карт расширения, имеющих свой BIOS. Поскольку доступ к оперативной памяти требует заметно меньше времени, чем обращение непосредственно к ПЗУ с BIOS карты, то и обмен данными с такой картой происходит быстрее.

Кэширование

Кэширование — это перенос данных из более медленной памяти в более быструю (в данном случае в оперативную память).